Радиотехнический сайт RADIOTRACT

Радиотехника и электроника для разработчиков и радиолюбителей

Информация

 

 

Справочные данные на радиоэлектронные компоненты, приборы, средства связи и измерений. Радиотехническая литература.

Общая

Микроконтроллеры

ПЛИС

Измерения

Радиостанции

Библиотека

Справочники

Доска объявлений

Объявления о покупке и продаже радиокомпонентов. Спрос и предложение на различные радиодетали и приборы.

Куплю

Продам

Магазин

Программы

Полезные программы для радиолюбителей и разработчиков радиоэлектроники.

Радиотехника

Интернет

Калькуляторы

Другие

Мы в соцсетях

  

ПЛИС Xilinx

ПЛИС\IP-ядра\Implementing and Parameterizing Memory IP\Терминология и пояснения относительно PHY\

Терминология и пояснения относительно PHY (PHY Considerations)

Вы можете публиковать эту статью полностью или с изменениями с указанием ссылки на эту страницу.


Аппаратный и программный блок PHY (Hard and Soft Memory PHY)

ПЛИС семейств Arria V и Cyclone V поддерживают аппаратные и программные интерфейсы памяти. Аппаратный интерфейс памяти использует блоки аппаратного контроллера памяти и аппаратного PHY памяти.

К настоящему времени аппаратный PHY пристыковывается к аппаратному контроллеру памяти. В дополнении к PHY пути данных, которые используют аппаратный блок IP в микросхеме (аналогичный программному PHY для семейств ПЛИС, поддерживающих UniPHY), аппаратный PHY также использует выделенные аппаратные схемы в микросхеме для некоторых компонентов контроллера в секвенсере, включая чтение/запись (RW) и контроллеры PHY. (P.S. Всё-же не стоит дословно переводить. Лучше потратить время на изучение английского или оставить некоторые слова не переведёнными).

Аппаратный PHY будет поддерживаться в будущих версиях программного обеспечения Quartus II.

В программных PHY секвенсер UniPHY использует процессор Nios II и компоненты в основной логике. Аппаратный PHY использует выделенные аппаратные IP-блоки в ПЛИС Arria V и Cyclone V для реализации RW- и PHY-контроллеров, чтобы сохранять ресурсы логики (LE) и обеспечить большую эффективность с меньшим временем ожидания (латентностью).

Каждая ПЛИС Arria V и Cyclone V имеет фиксированное число аппаратных PHY. Выделенные I/O-выводы со специфическими функциями для данных, строба, адреса, команды, управления и тактов должны использоваться вместе с каждым аппаратным PHY.

Для получения списка выделенных выводов ПЛИС для аппаратного PHY используемой конкретной ПЛИС обратитесь к странице Pin-Out Files for Altera Devices на веб-сайте Altera.

Использование программного PHY предоставляет Вам гибкость в выборе выводов ПЛИС, которые нужно использовать для интерфейса памяти. Программный PHY также поддерживает более широкий список интерфейсов по сравнению с аппаратным PHY.

Далее...

 


Комментарии

comments powered by Disqus