ПЛИС\IP-ядра\Implementing and Parameterizing Memory IP\Терминология и пояснения относительно PHY\

Терминология и пояснения относительно PHY (PHY Considerations)

Вы можете публиковать эту статью полностью или с изменениями с указанием ссылки на эту страницу.

---

Секвенсер (Sequencer)

Начиная с версии Quartus II 11.0, UniPHY IP программного PHY поддерживает следующие два типа секвенсера, используемого для калибровки QDRII и QDRII+ SRAM и RLDRAM II:

• секвенсер на логике RTL
• секвенсер, основанный на процессоре Nios II

Секвенсер, построенный на логике (RTL), выполняет калибровку FIFO, которая включает в себя подстройку прогнозируемого окна верных данных (valid-prediction) FIFO (VFIFO) и времени ожидания (латентности) FIFO (LFIFO). На верхнем уровне алгоритма калибровки FIFO, секвенсер, основанный на Nios II, также выполняет калибровку I/O, которая включает подстройку цепей задержки и устанавливает параметры фазы для выравнивания по центру данных со входных ножек ПЛИС относительно стробов захвата данных. Калибровка I/O необходима для интерфейсов памяти, работающих на более высоких частотах, чтобы расширить ограничения на чтение и запись.

Поскольку секвенсер, базирующийся на логике (RTL), выполняет сравнительно простой процесс калибровки, он не требует процессора Nios II. По этой причине, использование таких ресурсов, как логических элементов (LE) и блоков памяти (RAM), более низкое по сравнению с секвенсером, построенным на процессоре Nios II.

Более подробно о секвенсорах, выполненных на логике (RTL) и процессоре Nios II можно узнать из главы "Функциональное описание UniPHY" (Functional Description—UniPHY) в томе 3 «Справочника Интерфейса Внешней Памяти» (External Memory Interface Handbook).

Более подробно о процессе калибровки можно узнать из раздела "Этапы калибровки UniPHY" (UniPHY Calibration Stages) главы "Функциональное описание UniPHY" (Functional Description—UniPHY) в томе 3 "Справочника Интерфейса Внешней Памяти" (External Memory Interface Handbook).

Далее...